

(11)Publication number:

2000-031588

(43) Date of publication of application: 28.01.2000

(51)Int.CI.

H01S 5/30 H01L 33/00

(21)Application number: 10-193085

(71)Applicant: TOSHIBA CORP

(22)Date of filing: 08.07.1998 (72)Inventor: OBA YASUO


YOSHIDA HIROAKI


(54) SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce generation of fault and control generation of crack by forming, on a substrate, a first buffer layer having high carbon concentration and high purity buffer layer to form AlGaN laver.

SOLUTION: On a substrate 11 made, for example, of sapphire, a first buffer layer 12 and a second buffer layer 13 are sequentially laminated in this sequence and the predetermined element structure member 14 is then formed thereon. On a single crystal substrate 11, a first single crystal layer consisting of single crystal AlwGaxIn1-w-xN ($0 \le x \le 1$) and a second single crystal layer consisting of single crystal AlyGazIn1-y-zN $(0 \le y \le 1, 0 \le z \le 1)$ are formed. In a semiconductor element providing an element structure member 14 formed on these layers, carbon concentration of the first single crystal layer is higher than the carbon concentration of the second single crystal layer.





LEGAL STATUS

[Date of request for examination]

26.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3648386

[Date of registration]

18.02.2005

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

die erregge de la lague de la companière d La companière de la compa

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The 2nd single crystal layer which consists of the 1st single crystal layer which consists of single crystal AlwGaxIn1-w-xN (0< w<=1, 0<=x<=1), and single crystal AlyGazIn1-y-zN (0< y<=1, 0<=z<=1) is formed on a single crystal substrate. The semiconductor device characterized by the carbon concentration of said 1st single crystal layer being higher than the carbon concentration of said 2nd single crystal layer in the semiconductor device equipped with the component structured division formed on these layers.

[Claim 2] The semiconductor device which is the component structured division which consists of the 1st single crystal layer which consists of a nitride semi-conductor, and a semi-conductor layer prepared on said 1st single crystal layer, and is characterized by equipping with the component structured division lower than the carbon concentration of said 1st single crystal layer the carbon concentration of the layer which faced said 1st single crystal layer.

[Claim 3] Said 1st single crystal layer and said component structured division are a semiconductor device according to claim 2 characterized by coming to be prepared one by one on a single crystal substrate.

[Claim 4] The semiconductor device of any one publication of claim 1-3 characterized by said 1st single crystal layer consisting of AIN or AIGaN.

[Claim 5] The semiconductor device according to claim 1 characterized by said 1st single crystal layer and said 2nd single crystal layer consisting of AIN, respectively.

[Claim 6] The semiconductor device of any one publication of claim 1-5 characterized by the thickness of said 1st single crystal layer being 50nm or less in 5nm or more.

[Claim 7] The semiconductor device of any one publication of claim 1-6 characterized by the carbon concentration of said 1st single crystal layer being three or less [-3x1020cm -] or more [3x1018cm -] in three.

[Claim 8] The semiconductor device according to claim 1 which the thickness of the sum total of said 1st single crystal layer and said 2nd single crystal layer is 10 micrometers or less in 1 micrometers or more, and is characterized by said component structured division constituting laser.

[Claim 9] The semiconductor device according to claim 8 characterized by the thickness of the sum total of said 1st single crystal layer and said 2nd single crystal layer being 50 micrometers or less in 2 micrometers or more.

[Claim 10] Said single crystal substrate is claim 1 characterized by consisting of sapphire, and the semiconductor device of any one publication of 3-9.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] About a semiconductor device, this invention has the buffer layer of a nitride semi-conductor which has a peculiar configuration, and, more specifically, this invention relates to the semiconductor device by which the property has been improved more sharply than before.

[0002]

[Description of the Prior Art] A nitride semi-conductor has a large band gap, and since it is a direct transition mold, it is expected as a charge of short wavelength light emitting device material. For example, the band gap of GaN (gallium nitride) is 3.4eV, and can obtain luminescence of an ultraviolet-rays field. In addition, in this application, the group III-V semiconducter of BxInyAlzGa(1-x-y-z) N (O<=x<=1, O<=y<=1, O<=z<=1) shall be called a "nitride semi-conductor", and the mixed crystal which contains Lynn (P), arsenic (As), etc. as a V group element in addition to N shall also be included further.

[0003] Since a nitride semi-conductor, for example, GaN, does not have the good substrate which carries out lattice matching, it grows on silicon on sapphire for convenience in many cases, but since sapphire and GaN have grid mismatching as large as about 15%, it tends to grow in the shape of an island. Then, first, in order to ease the effect of grid mismatching conventionally, after depositing AIN (alumimium nitride) or GaN of the shape of amorphous [of the ultra-thin film], or polycrystal as a buffer layer with low-temperature growth on silicon on sapphire, a temperature up is carried out and the approach of forming a GaN layer on it is used. [0004] According to this approach, the layer of the shape of amorphous and polycrystal eases a thermal strain, the microcrystal contained inside the buffer layer turns into seed crystal to which bearing was equal with the temperature up to about 1000 degrees C, and it is thought that crystal quality improves.

[0005]

[Problem(s) to be Solved by the Invention] However, also when such a conventional approach was used, penetration transition of the high density by the grid mismatching of silicon on sapphire and a GaN layer existed, and there was a problem of producing residual distortion. Therefore, generating of a crack was not able to be avoided when growing up the AlGaN layer which has 10% or more of aluminum (aluminum) presentation required as a cladding layer of semiconductor laser, for example to be the thickness of 0.6 microns or more. Moreover, in order to obtain p type layer of low resistance, heat treatment at about 800 degrees C is needed. Although it is thought that this is for removing the hydrogen atom which remained during the crystal and activating acceptor impurity, since it is desorbed also from the nitrogen atom of a nitride semi-conductor, a crystal defect occurs at this temperature. Therefore, we were anxious about the receiving-initial property and life property of attaining [sufficient low resistance-ization] and obtained semiconductor device bad influence.

[0006] This invention is made based on recognition of this technical problem. That is, the purpose is in offering the semiconductor device which a quality nitride semi-conductor layer, for example, the AlGaN layer of a high aluminum presentation, is formed by the low rearrangement

also on the substrate which does not carry out lattice matching, and the crystal defect of a nitrogen hole etc. becomes from few nitride semi-conductors.

[0007]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the semiconductor device of this invention The 2nd single crystal layer which consists of the 1st single crystal layer which consists of single crystal AlwGaxIn1-w-xN (0< w<=1, 0<=x<=1), and single crystal AlyGazIn1-y-zN (0< y<=1, 0<=z<=1) is formed on a single crystal substrate. In the semiconductor device equipped with the component structured division formed on these layers, it is characterized by the carbon concentration of said 1st single crystal layer being higher than the carbon concentration of said 2nd single crystal layer.

[0008] Or the semiconductor device of this invention is the component structured division which consists of the 1st single crystal layer which consists of a nitride semi-conductor, and a semi-conductor layer prepared on said 1st single crystal layer, and it is characterized by equipping with the component structured division lower than the carbon concentration of said 1st single crystal layer the carbon concentration of the layer which faced said 1st single crystal layer.

[0009] Here, said 1st single crystal layer and said component structured division are characterized by coming to be prepared one by one on a single crystal substrate.

[0010] Moreover, as a gestalt of desirable operation of this invention, it is characterized by said 1st single crystal layer consisting of AIN or AlGaN.

[0011] Moreover, it is characterized by said 1st single crystal layer and said 2nd single crystal layer consisting of AIN, respectively.

[0012] Moreover, thickness of said 1st single crystal layer is characterized by being 50nm or less by 5nm or more.

[0013] Moreover, it is characterized by the carbon concentration of said 1st single crystal layer being three or less [3x1020cm -] or more [3x1018cm -] in three.

[0014] Moreover, the thickness of the sum total of said 1st single crystal layer and said 2nd single crystal layer is 10 micrometers or less in 1 micrometers or more, and it is characterized by said component structured division constituting laser.

[0015] Moreover, thickness of the sum total of said 1st single crystal layer and said 2nd single crystal layer is characterized by being 50 micrometers or less by 2 micrometers or more.

[0016] Moreover, said single crystal substrate is characterized by consisting of sapphire. [0017]

[Embodiment of the Invention] <u>Drawing 1</u> is an important section outline sectional view which explains the semiconductor device of this invention notionally. That is, this drawing expresses a part for the buffer layer of the semiconductor device of this invention, in the semiconductor device shown in this drawing (a), on the substrates 11, such as sapphire, the laminating of the 1st buffer layer 12 and the 2nd buffer layer 13 is carried out to this sequence, and the predetermined component structure 14 is formed on it. Here, the component structure 14 can constitute various light emitting devices and electronic devices so that it may explain in full detail as an example behind.

[0018] Moreover, in this drawing (b), the 1st buffer layer 12 is formed on the substrates 11, such as sapphire, and the predetermined component structure 21 is formed on this.

[0019] The semiconductor device of this invention has the description in the 1st buffer layer 12 expressed to this drawing. That is, the 1st buffer layer 12 is V/III at the time of being a single crystal and depositing. A ratio is deposited on a substrate as conditions far lower than before, and the carbon (C) of concentration far higher than before is contained. Moreover, the 2nd buffer layer 13 grows under a comparatively high V/III ratio.

[0020] Below, these peculiar buffer layers in this invention are explained at a detail. this invention person has already found out that the crystal quality of the semiconductor device which grows on it is improved sharply, and generating of a crack etc. can be controlled by using nitride semi-conductors, such as AIN of the single crystal which carried out elevated—temperature growth as a buffer layer instead of the conventional AIN which carried out low—temperature growth, GaN, etc., and AIGaN. Furthermore, according to [although p type layer of low resistance and the luminous layer of a low defect are indispensable in order to obtain a

highly efficient semi-conductor light emitting device] research of this invention person, it is V/III at the time of growth of these layers. By enlarging a ratio, it became clear that the improvement in a property of reduction of series resistance, improvement in luminous efficiency, an improvement of dependability, etc. was attained. Here, a "V/III ratio" is a ratio of the flow rate of the raw material of V group element to the flow rate of the raw material of an III group element at the time of carrying out crystal growth of the nitride semi-conductor.

[0021] However, V/III If a ratio is enlarged, while the spiral growth which uses a penetration rearrangement as a dislocation core will become dominant and surface surface smoothness will get worse, fluctuation of In (indium) presentation of a barrier layer becomes rapidly remarkable. For this reason, V/III at the time of growth The upper limit of a ratio is determined as a matter of fact. However, as a result of a still more detailed examination of this invention person, the upper limit of this V/III ratio was not absolute, and it was found out by adjusting the conditions in early stages of deposition of a buffer layer that the quality of a growth phase is improved dramatically. That is, when growing up a buffer layer, first, the V/III ratio was made into the ratio sharply lower than before, the thin buffer layer was deposited, and when the high V/III ratio grew up and estimated a buffer layer and component structure on it, the good component property was acquired.

[0022] Furthermore, this invention person investigated the difference in the buffer layer of this good wafer and the wafer with which abnormality growth was observed. Consequently, in the buffer layer from which the good result was obtained, the half-value width of the rocking curve by the X diffraction was as narrow as 1 or less minute, and it discovered that the layer which contains high-concentration carbon (C) near an interface with a substrate in coincidence existed.

[0023] On the other hand, in the wafer of a good property, the pit consistency of an AlN buffer layer front face was very low as a result of the observation under the force scan microscope between atoms about the wafer using AlN as a buffer layer, and it became clear that the pit consistency of an AlN buffer layer front face influenced a component property greatly. Here, a "pit" is a minute 6 pyramid-like hollow and is the morphology of the front face corresponding to the rearrangement contained in a buffer layer.

[0024] In order for the flexibility of the crystal of the part to increase and to ease distortion putting the above result together when a carbonaceous high concentration layer exists near an interface with a substrate although abnormality growth is caused by the screw dislocation in the buffer layer corresponding to a pit, it turns out that turbulence of the crystal which grows on it is controlled sharply.

[0025] This effectiveness acts effectively especially to the single crystal AlGaN buffer layer and single crystal AlN buffer layer which grow at an elevated temperature. These single crystal buffer layers that grow at an elevated temperature are because a micro crystal defect is fundamentally lacking in the flexibility of a crystal few. In the case of the AlN buffer layer which grew at the elevated temperature especially, there was an inclination lacking in flexibility that a nitrogen defect is hard to be generated.

[0026] in order that an artificer may introduce such a high-concentration carbon content layer intentionally — the substrate temperature and V/III in early stages of growth of a buffer layer Various ratios are boiled, were changed and the experiment was repeated.

[0027] <u>Drawing 2</u> is the high-impurity-concentration profile Fig. obtained according to secondary ion mass spectrometry in the wafer with which the good result was obtained. That is, in this drawing, concentration distribution of the carbon near the interface of a substrate and an AIN buffer layer is expressed. This drawing shows that a with – with a carbon concentration of 3x1019cm a thickness [20nm in 3 and thickness] high concentration carbon content layer is observed near an interface, the carbon concentration which this high concentration carbon content layer is equivalent to the "1st buffer layer 12" shown in <u>drawing 1</u>, and was formed on it — about 2 — x1018cm—3 The part which is falling is equivalent to the "2nd buffer layer 13" of <u>drawing 1</u> (b), the carbon contained in these single crystal layers — a nitride semi-conductor layer — MOCVD (Metal-Organic Chemical Vapor Deposition) — in case it grows up by law, it is surmised that it is what is mainly incorporated during a crystal from the organic metal which is

the raw material of an III group element.

[0028] As a result of also analyzing collectively the measurement result which others do not illustrate, the component property with thickness good in the case of the range of 5 to 50nm was acquired for the carbon concentration of this high concentration carbon content layer 12, i.e., the "1st buffer layer", by 1x1018 to 3x1020cm-3. This condition was also the same as when a buffer layer consists of AlGaN.

[0029] Furthermore, when investigated also about the concentration of the hydrogen (H) contained in a buffer layer, many wafers in which the concentration profile of the carbon shown in <u>drawing 2</u> and the same concentration profile are shown were seen. That is, high V/III Hydrogen was also found by that it may be incorporated by high concentration with carbon at the buffer layer which grew by the ratio. This is considered to be because for the hydrocarbon (CHx) generated when the organic metal which is the raw material of an III group element decomposes to be incorporated during a crystal.

[0030] It deposits in a V/III ratio sharply lower than before, the high concentration carbon content layer, i.e., the "1st buffer layer", of this invention, for example, the conventional MOCVD -- the typical V/III ratio of the buffer layer by law was [at GaAs] 1000 or more in 100 or more and GaN in 1000 or more and AIN. On the other hand, the V/III ratio at the time of deposition of the 1st buffer layer of this invention is 0.7 to about 50, and is notably low as compared with the former. Moreover, the optimal growth temperature is 1050-1250 degrees C in general, and it turned out that it is low a little as compared with conventional 1300-degree-C order. [0031] Drawing 3 is a graphical representation showing the relation between the carbon concentration of a high concentration carbon content layer, i.e., the 1st buffer layer, and the pit consistency observed on the front face of a buffer layer. That is, the two-layer buffer layer as shown in <u>drawing 1</u> (a) was deposited using AIN, and the pit consistency observed on the front face was evaluated. Here, in any case, the thickness of a high concentration carbon content layer made it 20nm. This drawing shows that the pit consistency is decreasing, when carbon concentration is in the range of 3x1018 to 3x1020cm-3. Furthermore, when carbon concentration is in the range of 1x1019 to 1x1020cm-3, it turns out that the pit consistency is decreasing sharply to 103cm-2.

[0032] Moreover, drawing 4 is a graphical representation showing the relation between the thickness of a high concentration carbon content layer, i.e., the 1st buffer layer, and the pit consistency observed on an AIN buffer layer front face. Here, in any case, the carbon concentration of a high concentration carbon content layer made it abbreviation 3x1018cm-3. within the limits whose thickness of this drawing to a high concentration carbon content layer is about 5-50nm — setting — a pit consistency — 1x104cm-2 the following — low — it can control — further — the time of 10-30nm — a pit consistency — 1x103cm-2 up to — it turns out that it can decrease sharply.

[0033] As explained above, that the good result was especially obtained in this invention A buffer layer is AIN, the carbon concentration of the high concentration carbon content layer in an interface with the substrate, i.e., the 1st buffer layer, is 1x1019 to 1x1020cm-3, and the range of thickness is 10 to 30nm. It was the case where the 2nd buffer layer which has concentration distribution to which carbon concentration falls to less than 200nm quickly had accumulated as it separated from this high concentration carbon content layer.

[0034] If it returns and explains to <u>drawing 1</u>, structure as shown in this drawing (a) will hit this. On the other hand, according to the experiment of this invention person, as shown in this drawing (b), also when component structure could be directly formed on the 1st single crystal buffer layer 12, a certain thing was understood. That is, the quality of the nitride semi-conductor grown up on it is further improvable by forming the 2nd buffer layer 13 shown in this drawing (a). For example, when you need the crystal of very high quality like the semiconductor laser of high performance, it is desirable to form the 2nd buffer layer 13. However, when it was the component as which the quality of a crystal is moderately required like light emitting diode (LED), even if it formed component structure directly on the 1st buffer layer, without forming the 2nd buffer layer 13, it turned out that a good result is obtained.

[0035] Hereafter, the example of this invention is explained, referring to a drawing. <u>Drawing 5</u> is

an outline sectional view showing the blue laser diode by this invention, namely, the semiconductor laser of this drawing -- the c-th page top of silicon on sapphire 11 -- as the 1st buffer layer 12 -- an AIN single crystal layer (carbon concentration 1x1019cm-3 -1x1020cm-3 --) as 10nm - 500nm of thickness, and the 2nd buffer layer 13 -- an AIN single crystal layer (carbon concentration 5x1017cm-3 -5x1018cm-3 --) The grid relaxation layer 31 (0.02-0.3 micrometers) which consists of 0.1-10.0 micrometers, GaN, or GaAIN less than 5% of aluminum presentations, and the n mold aluminum 0.05 Ga0.95N contact layer 32 (a dope Si, Se, or S --) 31-5 micrometers of - with a high impurity concentration of 2x1018 to 3x1019cm thickness, the n mold aluminum0.3 Ga0.9 N cladding layer 33 (a dope Si, Se, or S --) 5x1017-3x1018cm-3, 0.3-1.2 micrometers, the 1st lightguide layer 34 (0.05-0.2 micrometers) of GaN, The Gal-xInxN barrier layer 35 (1-10nm), the 2nd lightguide layer 36 (0.05-0.2 micrometers) of GaN, The p mold aluminum0.1 Ga0.9 N cladding layer 37 (Mg dope, 5x1018-1x1020cm-3, 0.3-0.7 micrometers), p mold GaN middle contact layer 38(Mg dope, 5x1018-1x1020cm-3, 0.05-0.1 micrometers) ** is prepared one by one. And the stripe-like mesa whose width of face is 2-5 micrometers is formed, the current blocking layer 39 which becomes the both sides from n mold aluminum0.2 Ga0.5 N (Si dope, 5x1018cm - 3 or 0.5 micrometers) is formed, and the transverse mode is controlled. Furthermore, the p mold GaN (Mg dope, 9x1019cm - 3 or 0.5 micrometers) contact layer 40 deposits, and nickel is put as a p lateral electrode 110 (Pd 0.05 micrometer/Pt 0.05 micrometer/Au 1.0 micrometers). The n lateral electrode 120 (Ti 0.05-/Pt 0.05 micrometer/Au micrometers [1.0] or aluminum 1.0micrometer) is put on the n mold aluminum0.05Ga0.95N contact layer.

[0036] Next, the manufacture approach of the semiconductor laser of this example is explained. Each semi-conductor layer can be formed with a reduced pressure MOCVD system. First, a substrate 11 is laid on the susceptor which served as the heater. 20l./m (liter) extent installation of the high grade hydrogen is carried out from gas installation tubing, and the atmospheric air within a reaction is permuted. Subsequently, flueing opening is connected to a rotary pump, it decompresses within a reaction, and an internal pressure is set as the range of 50 - 150torr. In growing up an AIN buffer layer on silicon on sapphire 11, first, a substrate 11 is heated in hydrogen and it defecates the front face, subsequently, the substrate temperature of 1050-1250 degrees C — a part of H2 gas — NH3 while changing to gas — as the raw material of aluminum (aluminum) -- for example, aluminum (CH3)3 Or aluminum (C2H5)3 etc. -- an organic metal is introduced and the 1st single crystal AIN buffer layer 12 is deposited on 5 to 50nm thickness. [0037] Subsequently, the temperature up of the substrate temperature is carried out to 1250-1350 degrees C, 5 micrometers grows an AIN layer from 0.1 micrometers as the 2nd buffer layer 13, and flattening of the front face is carried out. Then, it is effective to interrupt growth depending on the case, to perform annealing, and to also make residual distortion ease. [0038] In growth of the high quality film which control of the delivery late of V group raw material and an III group raw material is important for here in order to arrange the crystal orientation of the 1st AIN buffer layer 12, and does not have a pit, it is V/III. For it being required to make a ratio into within the limits of 0.7-50, and acquiring quality good enough with sufficient repeatability, it is V/III. It is desirable to control a ratio within the limits of 1.2-4.0. Also when growing up on the SiC substrate mentioned later, more uniform growth is obtained by forming the 1st AIN buffer layer 12. On the other hand, a V/III ratio is made into several 100 or more and a high ratio on the occasion of growth of the 2nd buffer layer 13. Furthermore, even if it faces growth of each class which grows on the 2nd buffer layer, it is desirable to make a V/III ratio into several 100 or more and a high ratio.

[0039] After growing up the 2nd buffer layer 13, substrate temperature is again reduced at 1100–1200 degrees C, and the double hetero structured division is grown up. As an III group's raw material, it is the organic metal Ga compound (CH3) 3, for example, Ga. Or Ga (C2H5)3, Organic metal In compound (CH3) 3, for example, In, or In (C2H5)3, As a raw material for doping, it is the Si hydride 4, for example, SiH, as an object for n molds. Or the organic metal Si compound (CH3) 4, for example, Si, An organic metal Mg compound (magnesium cyclopentadienyl), for example, Cp2 Mg, or m-Cp2 Mg is used as an object for p molds. Although heat treatment of about 800 degrees C has been needed in order to remove the hydrogen mixed into the growth phase in

order to gather the rate of activation of p mold dopant, with the approach of this invention, they are each class other than the 1st buffer layer 12 Big V/III By growing up under a ratio, N atom hole can be controlled and inactivation by hydrogen can essentially be canceled. Furthermore, degradation of the crystal quality resulting from needed heat treatment is also conventionally avoidable.

[0040] In this example, after forming the mesa section in reactive ion etching, it re-grows up, and the aluminum0.2 Ga0.8 N current blocking layer 39 is ground until the p mold GaN middle contact layer 38 is exposed. Furthermore, it is created by growing up the p mold GaN (Mg dope, 9x1019cm - 3 or 0.5 micrometers) contact layer 40.

[0041] The p mold GaN middle contact layer 38 has played the role from which a front face is protected at the time of the re-growth after mesa processing, and the interface with a cladding layer made presentation change loose if needed, and has measured reduction of energization resistance. Moreover, although the grid relaxation layer 31 is for amending distortion by the stacking fault between a buffer layer and component structure, when grid mismatching is small, there may be. [no]

[0042] According to this example, the quality of the component structure of growing up on it is more sharply [than before] improvable by preparing the 1st buffer layer 12 and 2nd buffer layer 13 which have a peculiar configuration. Even if it grew up by the V/III ratio higher than before, abnormality growth stopped namely, producing each semi-conductor layer which constitutes component structure by preparing these buffer layers. As the result, the crystallinity of each semi-conductor layer which constitutes a semiconductor device is more sharply [than before] improvable.

[0043] Specifically, the luminous efficiency of a barrier layer 35 was able to be raised about 10 times over the past. The crystallinity of p mold contact layer 40 has been improved by coincidence, high—concentration doping was able to be attained, and the resistance by the side of p was able to be fallen. Since a threshold and the operating current fell and the calorific value by the side of p fell as these results as compared with the conventional laser, the temperature characteristic of a component has been improved and the life of a component was also extended.

[0044] Furthermore, if this invention is caused, heat dissipation of semiconductor laser is also improvable. That is, in the semiconductor laser of a hexagonal nitride semi-conductor, the operating current was high conventionally, and since an electrical potential difference was also high, there was a problem that calorific value was large. Moreover, although these semiconductor laser was usually formed on silicon on sapphire, since the thermal resistance of a substrate was high, heat dissipation had become a problem. Furthermore, since sapphire was an insulator, it was difficult for the approach of mounting on a rise side down at a heat sink (radiator) to adopt a substrate which is adopted by the semiconductor laser which used GaAs and InP as the substrate, and the opposite side. On the other hand, according to this invention, AIN used as a buffer layer has the heat conductivity sharply higher than sapphire and GaN, and can improve a heat dissipation property sharply by inserting the AIN buffer layer of a certain amount of thickness between a substrate and the component structure. If the case where stripe width of face is 2-3.5 microns is mentioned as an example, the effectiveness of reduction of thermal resistance will be acquired by 1 microns or more, and AIN thickness will become remarkable by 2 microns or more. However, when it was 5 microns or more, "camber" arose and the inclination which the crack of high density produces was seen in 10 microns or more. Moreover, according to this invention, although it is usually necessary to form in the thickness of 3 microns or more the n mold GaN layer for n lateral electrode formation formed on AIN for defective reduction, since it forms on the AIN buffer layer of high quality, it is not necessary to use it as such a thick film, and it can be thin-film-ized with about 1-2 microns.

[0045] In addition, in this example, although the AIN layer was used as buffer layers 12 and 13, aluminum presentation may use 80% or more of AIGaN, and can instead expect the same effectiveness. However, there is an inclination for surface surface smoothness to deteriorate in this case as compared with AIN.

[0046] Drawing 6 is an outline sectional view showing the semiconductor laser diode concerning

the 2nd example of this invention. Since this example has the 1st above-mentioned example and a similar configuration, the same sign is given to the same part and detailed explanation is omitted.

[0047] The description of this example is in the point of using the GaN layer as barrier layer 35', and the point of contacting the p lateral electrode 110 in the middle contact layer 38 directly. [0048] Since the crystallinity of component structure is sharply improvable by preparing the 1st buffer layer 12 and 2nd buffer layer 13 according to this invention, it becomes possible to use GaN of the high quality made conventionally difficult as a barrier layer. As the result, efficient luminescence in the difficult short wavelength field is conventionally realizable.

[0049] Moreover, without preparing a contact layer on it similarly, since the crystallinity of the middle contact layer 39 is also more sharply [than before] improvable, the p lateral electrode 110 can be contacted and contact resistance low enough can be realized.

[0050] <u>Drawing 7</u> is an outline sectional view showing the semiconductor laser concerning the 3rd example of this invention.

[0051] Moreover, drawing 8 is an outline sectional view showing the semiconductor laser concerning the 4th example of this invention. These examples are examples which formed each class including a buffer layer 12 on Si (111) side of SiC (carbonization silicon) substrate 11' as a substrate. Since each component structure is the same as the 1st example and the 2nd example which were mentioned above about drawing 5 R> 5 and drawing 6, the same sign is given to the same part and detailed explanation is omitted.

[0052] Also in these examples, by having formed the 1st buffer layer 12 and the 2nd buffer layer 13, respectively, the crystallinity of a barrier layer 35 or a contact layer can be improved, and various effectiveness, such as improvement in luminous efficiency and a fall of a threshold, can be acquired the same with having mentioned above about the 1st example or the 2nd example. [0053] Drawing 9 is an outline sectional view showing the light emitting diode concerning the 5th example of this invention, namely, the light emitting diode of this drawing — the c-th page top of silicon on sapphire 11 -- as the 1st buffer layer 12 -- an AIN layer (carbon concentration 1x1019cm-3 -1x1020cm-3 --) 10nm - 500nm of thickness, and the n mold aluminum0.05Ga0.95N contact layer 51 (a dope Si, Se, or S --) 3 1-5 micrometers of - with a high impurity concentration of 2x1018 to 3x1019cm thickness, the n mold aluminum0.3 Ga0.9 N cladding layer 53 (a dope Si, Se, or S --) $5\times1017-3\times1018$ cm-3, 0.3-1.2 micrometers, the GalxInxN barrier layer 54 (1-10nm), The p mold aluminum0.1 Ga0.9 N cladding layer 55 (Mg dope, 5x1018-1x1020cm-3, 0.3-0.7 micrometers), The p mold GaN (Mg dope, 9x1019cm - 3 or 0.5 micrometers) contact layer 55 deposits, and ITO (indium tim-oxide: indium oxide tin) accumulates as a p lateral electrode 160. As an n lateral electrode 170 Ti0.05/Pt The 0.05-micrometer cascade screen has accumulated. Here, as a p lateral electrode 160, metals, such as gold (Au) and nickel (nickel), may be thinly deposited so that translucency can be secured. [0054] Moreover, the golden (Au) bonding pads 180 and 190 are connected to the p lateral electrode 160 and the n lateral electrode 170, respectively. Furthermore, the front face of a component is covered with the protective coats 200, such as silicon oxide and silicon nitride. [0055] The light emitting diode of this example is the component of a field luminescence mold, and the light emitted from the barrier layer 53 can be taken out outside through the p lateral electrode 160.

[0056] Generally, in the case of light emitting diode, as compared with the semiconductor laser mentioned above, the tolerance over the crystallinity of each class including a barrier layer is loose in many cases. Therefore, like this example, even if it forms component structure directly on the 1st buffer layer 12, it is possible to acquire a property good enough as compared with the former. That is, according to this example, the crystallinity of each semi-conductor layer formed on it can be made good enough by using the same thing as each example mentioned above as the 1st buffer layer 12. Luminous efficiency can be improved like each example mentioned above as the result, operating voltage and the operating current can fall, and the life of a component can also be developed.

[0057] Furthermore, making light emit at high effectiveness conventionally uses difficult gallium nitride (GaN) for a barrier layer 53, and it becomes possible to make light emit at high

effectiveness of it. Luminescence wavelength shorter than before is obtained as that result, if wavelength conversion is carried out with the fluorescent substance which does not illustrate luminescence of this short wavelength, it can cross to the wavelength field of infrared light, and the light of the wavelength of the arbitration chosen suitably can be taken out from a light field. [0058] <u>Drawing 10</u> is an outline sectional view showing the electronic device concerning the 6th example of this invention. The electronic device of this drawing is a field-effect transistor using the SiC layer which grew epitaxially on silicon on sapphire. namely, a silicon-on-sapphire 11 top—as the 1st buffer layer 12—an AlN layer (carbon concentration 1x1019cm-3 -1x1020cm-3 -) An AlN single crystal layer (carbon concentration 5x1017cm-3 -5x1018cm-3, 0.1-10.0 micrometers) and the SiC layer 41 are formed as 10nm - 500nm of thickness, and the 2nd buffer layer 13, and the n mold SiC (nitrogen dope) layer 41 is formed on it. Furthermore, the laminated structure of Ti (titanium) and aluminum (aluminum) accumulated as a gate electrode 130, and nickel (nickel) has accumulated as the source electrode 140 and a drain electrode 150, respectively.

[0059] Conventionally in the epitaxially grown SiC layer, the hole called a "micro pipe" existed, and there was a problem that the semiconductor device of high performance was not obtained. On the other hand, according to this invention, as a result of having formed the peculiar buffer layers 12 and 13, the micro pipe was not generated in a SiC epitaxial layer, but the field-effect transistor which has a good property was able to be obtained. Moreover, according to this invention, by using AlN of an insulator as an ingredient of buffer layers 12 and 13, the parasitic capacitance of a field-effect transistor is reduced and high performance can be attained easily. [0060] In addition, it is NH3 as a raw material of N (nitrogen) which a liquefied petroleum gas is introduced as a raw material of C, and about three cc/m of SiH4 gas is introduced as about ten cc/m and an Si raw material, and is the dopant of n mold further when growing up a SiC layer in this example. An n mold SiC layer can be grown up by adding gas.

[0061] In the above, the gestalt of operation of this invention was explained, referring to an example. However, this invention is not limited to these examples. For example, what can be used as a substrate cannot be limited to sapphire or SiC which were mentioned above, in addition can use similarly conductive substrates, such as insulating substrates, such as a spinel, and MgO, ScAlMgO4, LaSrGaO4, O (AlTa (LaSr))3, and Si, GaAs, GaN, and can acquire each effectiveness. Here, in the case of ScAlMgO4 substrate, it is desirable to use a field in the case of a field (0001) and O(AlTa (LaSr))3 substrate (111).

[0062] Moreover, the structure of a semiconductor device can also make a selection change suitably according to the application, and, in such a case, the same effectiveness can be acquired similarly with the application of this invention.

[0063]

[Effect of the Invention] While according to this invention being able to achieve low defect—ization and controlling generating of a crack by forming on a substrate the 1st buffer layer and the 2nd high grade buffer layer which have high carbon concentration, and growing up a nitride semi—conductor and a SiC layer, improvement in the rate of acceptor activation or the luminous efficiency of a luminous layer can be aimed at, and properties, such as semiconductor laser, improve.

[0064] Furthermore, even if it grows up component structure by the high V/III ratio, it is lost that abnormality growth arises, and the crystal of high quality can be obtained easily conventionally.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the important section outline sectional view which explains the semiconductor device of this invention notionally.

[Drawing 2] It is the high-impurity-concentration profile Fig. obtained according to secondary ion mass spectrometry in the wafer with which the good result was obtained.

[Drawing 3] It is a graphical representation showing the relation between the carbon concentration of a high concentration carbon content layer, i.e., the 1st buffer layer, and the pit consistency observed on the front face of a buffer layer.

[Drawing 4] It is a graphical representation showing the relation between the thickness of a high concentration carbon content layer, i.e., the 1st buffer layer, and the pit consistency observed on an AIN buffer layer front face.

[Drawing 5] It is an outline sectional view showing the blue laser diode by this invention.

[Drawing 6] It is an outline sectional view showing the semiconductor laser diode concerning the 2nd example of this invention.

[Drawing 7] It is an outline sectional view showing the semiconductor laser concerning the 3rd example of this invention.

[Drawing 8] It is an outline sectional view showing the semiconductor laser concerning the 4th example of this invention.

[Drawing 9] It is an outline sectional view showing the light emitting diode concerning the 5th example of this invention.

[Drawing 10] It is an outline sectional view showing the electronic device concerning the 6th example of this invention.

[Description of Notations]

- 11 11' Substrate
- 12 1st Buffer Layer
- 13 2nd Buffer Layer
- 14 21 Component structure
- 31 Grid Relaxation Layer
- 32 51 Contact layer
- 33 52 Cladding layer
- 34 Guide Layer
- 35 53 Barrier layer
- 36 Guide Layer
- 37 54 Cladding layer
- 38 Middle Contact Layer
- 39 Current Blocking Layer
- 40 55 Contact layer
- 41 SiC Layer
- 110-170 Electrode
- 180 190 Electrode pad
- 200 Protective Coat


[Translation done.]


* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS











[Drawing 3]




















[Translation done.]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-31588 (P2000-31588A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

徽別記号

FΙ

テーマコート*(参考)

H01S 5/30

H01L 33/00

H01S 3/18

5 F 0 4 1

HO1L 33/00

C 5F073

審査請求 未請求 請求項の数10 〇L (全 9 頁)

(21)出顧番号

特願平10-193085

(22) 出顧日

平成10年7月8日(1998.7.8)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大 場 康 夫

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 吉 田 博 昭

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内


(74)代理人 100064285


弁理士 佐藤 一雄 (外3名)

最終頁に続く

(54) [発明の名称] 半導体索子

二【課題】 格子整合しない基板上にも高品質な窒化物半 導体層、例えば高A1組成のA1GaN層を低歪みで形 成し、且つ、窒素空孔などの結晶欠陥が少ない窒化物半 導体からなる半導体素子を提供することを目的とする。 【解決手段】 基板上に高炭素濃度A1Nバッファ層と 高純度A1Nバッファ層を形成し、A1GaN層を形成 することにより、低欠陥化がはかれ、ひび割れの発生が 抑制されるとともに、アクセプタ活性化率向上がはかれ 半導体レーザなどの特性が向上する。





【特許請求の範囲】

【請求項1】単結晶基板上に単結晶 $A1_xGa_xIn_{1-w-x}N(0 < w \le 1, 0 \le x \le 1)$ からなる第1単結晶層と単結晶 $A1_yGa_zIn_{1-y-z}N(0 < y \le 1, 0 \le z \le 1)$ からなる第2単結晶層とが形成され、これらの層の上に形成された素子構造部を備えた半導体素子において.

前記第1単結晶層の炭素濃度が前記第2単結晶層の炭素 濃度よりも高いことを特徴とする半導体素子。

【請求項2】窒化物半導体からなる第1単結晶層と、前記第1単結晶層の上に設けられた半導体層からなる素子構造部であって、前記第1単結晶層に面した層の炭素濃度が前記第1単結晶層の炭素濃度よりも低い素子構造部と、を備えたことを特徴とする半導体素子。

【請求項3】前記第1単結晶層及び前記素子構造部は、 単結晶基板上に順次設けられてなることを特徴とする請 求項2記載の半導体素子。

【請求項4】前記第1単結晶層がA1 NまたはA1 Ga Nからなることを特徴とする請求項1~3のいずれか1つに記載の半導体素子。

【請求項5】前記第1単結晶層と前記第2単結晶層がそれぞれA1Nからなることを特徴とする請求項1記載の 半導体素子。

【請求項6】前記第1単結晶層の厚さが5nm以上で5 0nm以下であることを特徴とする請求項1~5のいず れか1つに記載の半導体素子。

【請求項7】前記第1単結晶層の炭素濃度が3×10¹⁸ cm⁻³以上で3×10²⁰ cm⁻³以下であることを特徴とする請求項1~6のいずれか1つに記載の半導体素子。

【請求項8】前記第1単結晶層と前記第2単結晶層の合計の膜厚が1μm以上で10μm以下であり、前記素子構造部がレーザを構成することを特徴とする請求項1記載の半導体素子。

【請求項9】前記第1単結晶層と前記第2単結晶層の合計の膜厚が2μm以上で50μm以下であることを特徴とする請求項8記載の半導体素子。

【請求項10】前記単結晶基板は、サファイアからなる ことを特徴とする請求項1及び3~9のいずれか1つに 記載の半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子に関し、より具体的には、本発明は、独特の構成を有する窒化物半導体のバッファ層を有し、従来よりも大幅に特性が改善された半導体素子に関する。

[0002]

【従来の技術】窒化物半導体は、大きいバンドギャップを有し且つ直接遷移型であるので短波長発光素子用材料として期待されている。例えば、GaN(窒化ガリウム)のバンドギャップは3.4 e Vであり、紫外線領域

の発光を得ることができる。なお、本願において「窒化物半導体」とは、 $B_x I n_y A l_x G a_{(1-x-y-z)} N$ ($O \le x \le 1$ 、 $O \le y \le 1$ 、 $O \le z \le 1$) のIII - V 族化合物半導体を称し、さらに、V 族元素としては、N に加えてリン (P) や砒素 (As) などを含有する混晶も含むものとする。

【0003】窒化物半導体、例えばGaNは、格子整合する良質な基板がないため、便宜上、サファイア基板上に成長することが多いが、サファイアとGaNは格子不整合が15%程度と大きいために島状に成長しやすい。そこで、従来は、格子不整合の影響を緩和するために、まず、サファイア基板上に極薄膜のアモルファス状または多結晶のAIN(窒化アルミニウム)またはGaNを低温成長によりバッファ層として堆積した後、昇温し、その上にGaN層を形成する方法が用いられている。【0004】この方法によれば、アモルファス状または多結晶の層が熱歪を緩和し、バッファ層内部に含まれて

多結晶の層が熱歪を緩和し、バッファ層内部に含まれている微結晶が約1000℃までの昇温によって方位の揃った種結晶となり結晶品質が向上すると考えられている。

[0005]

【発明が解決しようとする課題】しかし、このような従来の方法を用いた場合にも、サファイア基板とGaN層との格子不整合による高密度の貫通転移が存在し、残留歪みを生ずるという問題があった。そのために、たとえば半導体レーザのクラッド層として必要な10%以上のA1(アルミニウム)組成を有するA1GaN層を0.6ミクロン以上の厚さに成長する場合にはひび割れの発生を避けられなかった。また、低抵抗のp型層を得るために800℃程度での熱処理が必要とされている。これは、結晶中に残留した水素原子を除去してアクセプタ不一純物を活性化するためであると考えられているが、この温度では窒化物半導体の窒素原子も脱離するために、結晶欠陥が発生する。そのために、十分な低抵抗化が達成されないばかりか、得られた半導体素子の初期特性や寿命特件に対するの悪影響が懸念されていた。

【0006】本発明はかかる課題の認識にもとづいてなされたものである。すなわち、その目的は、格子整合しない基板上にも高品質な窒化物半導体層、例えば高A 1 組成のA 1 Ga N層を低転位で形成し、且つ、窒素空孔などの結晶欠陥が少ない窒化物半導体からなる半導体素子を提供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するために、本発明の半導体素子は、単結晶基板上に単結晶Al $_w$ Ga, I n_{1-w-x} N ($0 < w \le 1$, $0 \le x \le 1$) からなる第1単結晶層と単結晶Al $_y$ Ga, I n_{1-y-x} N ($0 < y \le 1$, $0 \le z \le 1$) からなる第2単結晶層とが形成され、これらの層の上に形成された紫子構造部を備えた半導体紫子において、前記第1単結晶層の炭素濃度が前記

第2単結晶層の炭素濃度よりも高いことを特徴とする。 【0008】または、本発明の半導体素子は、窒化物半 導体からなる第1単結晶層と、前記第1単結晶層の上に 設けられた半導体層からなる素子構造部であって、前記 第1単結晶層に面した層の炭素濃度が前記第1単結晶層 の炭素濃度よりも低い素子構造部と、を備えたことを特 徴とする。

【0009】ここで、前記第1単結晶層及び前記案子構造部は、単結晶基板上に順次設けられてなることを特徴とする。

【0010】また、本発明の望ましい実施の形態としては、前記第1単結晶層がA1NまたはA1GaNからなることを特徴とする。

【0011】また、前記第1単結晶層と前記第2単結晶層がそれぞれA1Nからなることを特徴とする。

【0012】また、前記第1単結晶層の厚さが5nm以上で50nm以下であることを特徴とする。

【 0 0 1 3 】 また、前記第1 単結晶層の炭素濃度が 3 × 1 0 ¹⁸ c m⁻³以上で 3 × 1 0 ²⁰ c m⁻³以下であることを特徴とする。

【0014】また、前記第1単結晶層と前記第2単結晶層の合計の膜厚が1μm以上で10μm以下であり、前記素子構造部がレーザを構成することを特徴とする。

【0015】また、前記第1単結晶層と前記第2単結晶層の合計の膜厚が 2μ m以上で 50μ m以下であることを特徴とする。

【 0 0 1 6 】また、前記単結晶基板は、サファイアからなることを特徴とする。

[0017]

【発明の実施の形態】図1は、本発明の半導体素子を概念的に説明する要部概略断面図である。すなわち、同図は、本発明の半導体素子のバッファ層部分を表すものであり、同図(a)に示した半導体素子においては、サファイアなどの基板11の上に、第1のバッファ層12、第2のバッファ層13がこの順序に積層され、その上に所定の素子構造体14が形成されている。ここで、素子構造体14は、後に実施例として詳述するように、種々の発光素子や電子素子を構成することができる。

【0018】また、同図(b)においては、サファイアなどの基板11の上に、第1のバッファ層12が設けられ、この上に所定の素子構造体21が形成されている。

【0019】本発明の半導体素子は、同図に表した第1のバッファ層12に特徴を有する。すなわち、第1のバッファ層12は、単結晶であり、堆積する際のV/III比を従来よりもはるかに低い条件として基板上に堆積され、従来よりもはるかに高い濃度の炭素(C)を含有している。また、第2のバッファ層13は、比較的高いV/III比のもとで成長される。

【0020】以下に、本発明におけるこれらの独特のバッファ層について詳細に説明する。本発明者は、バッフ

ァ層として、従来の低温成長したAIN、GaN等に代わって高温成長した単結晶のAIN、AIGaNなどの窒化物半導体を用いることにより、その上に成長する半導体素子の結晶品質を大幅に改善してひび割れなどの発生を抑制できることを既に見いだしている。さらに、高性能な半導体発光索子を得るためには、低抵抗のp型層と低欠陥の発光層が不可欠だが、本発明者の研究によれば、これらの層の成長時のV/III 比を大きくすることにより、直列抵抗の低減、発光効率の向上、信頼性の改善などの特性向上が達成されることが判明した。ここで、「V/III比」とは、窒化物半導体を結晶成長する際の、III族元素の原料の流量に対するV族元素の原料の流量の比のことである。

【〇〇21】しかし、V/III 比を大きくすると、貫通 転位を転位芯とする螺旋成長が支配的となり表面平坦性 が悪化するとともに、活性層のIn(インジウム)組成の揺らぎが急激に顕著となる。このために、成長時のV/III 比の上限が事実上決定される。しかし、本発明者のさらに詳細な検討の結果、このV/III比の上限は絶対的なものではなく、バッファ層の堆積の初期の条件を調節することにより、成長層の品質が劇的に改善されることが見いだされた。すなわち、バッファ層を成長する際に、まず、V/III比を従来よりも大幅に低い比率にして薄いバッファ層を堆積し、その上に高いV/III比でバッファ層および素子構造を成長して評価したところ、良好な素子特性が得られた。

【0024】以上の結果を総合すると、異常成長はピットに対応するバッファ層中の螺旋転位により引き起こされるが、基板との界面付近に炭素の高濃度層が存在する場合は、その部分の結晶の柔軟性が増加し、歪みを緩和するために、その上に成長される結晶の乱れが大幅に抑制されることがわかる。

【0025】この効果は、高温で成長される単結晶A1 GaNバッファ層や単結晶A1Nバッファ層に対して は、特に有効に作用する。高温で成長するこれらの単結 晶バッファ層は、基本的にミクロな結晶欠陥が少なく結 晶の柔軟性に乏しいからである。特に、高温で成長した AlNバッファ層の場合には、窒素欠陥も生成されにく く柔軟性に乏しい傾向があった。

【0026】発明者は、このような高濃度の炭素含有層を意図的に導入するために、バッファ層の成長初期の基板温度とV/III 比とを種々に変化させて実験を繰り返した。

【0027】図2は、良好な結果が得られたウェーハにおいて二次イオン質量分析法により得られた不純物濃度プロファイル図である。すなわち、同図においては、基板とA1Nバッファ層との界面付近の炭素の濃度分布が表されている。同図から、界面付近に炭素濃度3×1019 cm⁻³、厚さ20nmの高濃度炭素含有層が観測されることがわかる。この高濃度炭素含有層が、図1に示した「第1のバッファ層12」に相当するものであり、その上に形成された炭素濃度が約2×10¹⁸ cm⁻³ に低下している部分が図1(b)の「第2のバッファ層13」に相当するものである。これらの単結晶層に含有されている炭素は、窒化物半導体層をMOCVD(Metal-Organic Chemical Vapor Deposition)法により成長する際に、主に、III族元素の原料である有機金属から結晶中に取り込まれるものであると推測される。

【0028】他の図示しない測定結果も併せて分析した結果、この高濃度炭素含有層すなわち「第1のバッファ層12」の炭素濃度が 1×10^{18} から 3×10^{20} c m⁻³ で、厚さが5 n m から 5 0 n m の範囲の場合に良好な素子特性が得られた。バッファ層がA 1 G a N からなる場合にも、この条件は同様であった。

【0029】さらに、バッファ層に含有される水素

(H)の濃度についても調べたところ、図2に示した炭素の濃度プロファイルと同様の濃度プロファイルを示すウェーハが多く見られた。つまり、高いマ/III 比で成長したバッファ層には、炭素とともに水素も高い濃度で取り込まれる場合があることがわかった。これは、III 族元素の原料である有機金属が分解することにより生成する炭化水素(CH_x)が結晶中に取り込まれるためであると考えられる。

【0030】本発明の高濃度炭素含有層すなわち「第1のバッファ層」は、従来よりも大幅に低いV/III比で堆積される。例えば、従来のMOCVD法によるバッファ層の典型的なV/III比は、GaAsで100以上、GaNで1000以上であった。これに対して、本発明の第1のバッファ層の堆積時のV/III比は、0.7~50程度であり、従来と比較して顕著に低い。また、その最適な成長温度は、概ね1050~1250℃であり、従来の1300℃前後と比較すると若干低いことがわかった。

【0031】図3は、高濃度炭素含有層すなわち第1の バッファ層の炭素濃度とバッファ層の表面に観察される ピット密度との関係を表すグラフ図である。すなわち、 図1 (a) に示したような 2層のバッファ層をA1Nを用いて堆積し、その表面で観察されるピット密度を評価した。ここで、高濃度炭素含有層の層厚は、いずれの場合も 20 n mとした。同図から、炭素濃度が 3×10^{18} から 3×10^{20} c m⁻³ の範囲にあるときにピット密度が低減していることが分かる。 さらに、炭素濃度が 1×1 0^{19} から 1×10^{20} c m⁻³ の範囲にあるときには、ピット密度が 10^3 c m⁻² まで大幅に低減していることが分かる。

【0032】また、図4は、高濃度炭素含有層すなわち第1のバッファ層の層厚とA1Nバッファ層表面で観測されるピット密度との関係を表すグラフ図である。ここで、高濃度炭素含有層の炭素濃度はいずれの場合も約 $3 \times 10^{18} \, \mathrm{cm}^{-3}$ とした。同図から、高濃度炭素含有層の層厚が約 $5 \sim 50 \, \mathrm{nm}$ の範囲内においてピット密度を $1 \times 10^4 \, \mathrm{cm}^{-2}$ 以下に低く抑制することができ、さらに、 $10 \sim 30 \, \mathrm{nm}$ のときにはピット密度を $1 \times 10^3 \, \mathrm{cm}^{-2}$ まで大幅に低減できることが分かる。

【0033】以上説明したように、本発明において特に良好な結果が得られたのは、バッファ層がAINであり、その基板との界面での高濃度炭素含有層すなわち第1のバッファ層の炭素濃度は1×10¹⁹から1×10²⁰ cm⁻³、厚さは10nmから30nmの範囲であり、この高濃度炭素含有層から離れるに従って200nm以内に急速に炭素濃度が低下するような濃度分布を有する第2のバッファ層が堆積されている場合であった。

【0034】図1に戻って説明すると、同図(a)に示したような構造がこれにあたる。一方、本発明者の実験によれば、同図(b)に示したように、第1の単結晶バッファ層12の上に素子構造を直接形成しても良い場合もあることがわかった。すなわち、同図(a)に示した第2のバッファ層13を設けることにより、その上に成長させる窒化物半導体の品質をさらに改善することができる。例えば、高性能の半導体レーザのように極めて高い品質の結晶を必要とする場合には、第2のバッファ層13を設けることが望ましい。しかし、発光ダイオード(LED)のように結晶の品質が適度に要求される素子の場合には、第2のバッファ層13を設けずに第1のバッファ層の上に素子構造を直接形成しても良好な結果が得られることが分かった。

【0035】以下、図面を参照しつつ、本発明の実施例について説明する。図5は、本発明による青色レーザダイオードを表す概略断面図である。すなわち、同図の半導体レーザは、サファイア基板11のc面上に第1のバッファ層12としてA1N単結晶層(炭素濃度1×10¹⁹ cm⁻³ ~1×10²⁰ cm⁻³、層厚10nm~500 nm)、第2のバッファ層13としてA1N単結晶層(炭素濃度5×10¹⁷ cm⁻³ ~5×10¹⁸ cm⁻³、0.1~10.0μm)、GaNまたはGaA1Nからなる格子緩和層31(0.02~0.3μm、A1組成

5%未満)、n型Alo.05Gao.95Nコンタクト層32 (Si, SeまたはSドープ、不純物濃度2×1018~ 3×10¹⁹ c m⁻³、層厚1~5 μm)、n型A l_{0.3} G ao.g Nクラッド層33 (Si, SeまたはSドープ、 $5 \times 10^{17} \sim 3 \times 10^{18} \,\mathrm{cm}^{-3}$, 0. $3 \sim 1$. 2μ m)、GaN第1光ガイド層34(0.05~0.2 μ m)、Ga₁×In×N活性層35(1~10nm)、 GaN第2光ガイド層36(0.05~0.2μm)、 p型Al_{0.1} Ga_{0.9} Nクラッド層37 (Mgドープ、 $5 \times 10^{18} \sim 1 \times 10^{20} \,\mathrm{cm}^{-3}$, 0. $3 \sim 0.7 \,\mu$ m)、p型GaN中間コンタクト層38(Mgドープ、 $5 \times 10^{18} \sim 1 \times 10^{20} \,\mathrm{cm}^{-3}$, 0. 05 \sim 0. 1 μ m)、が順次設けられている。そして、幅が2~5 μm のストライプ状のメサが形成され、その両側にn型Al $_{0.2}$ Ga $_{0.5}$ N (Si F- \mathcal{T} , 5×10^{18} cm⁻³, 0. 5μm)からなる電流阻止層39が形成されて、横モー ドが制御される。さらに、p型GaN(Mgドープ、9 ×10¹⁹ c m⁻³、0.5 μm) コンタクト層40が堆積 され、p側電極110として (Pd 0.05 \mu m/P t $0.05\mu m/Au$ $1.0\mu m$) またはNiが被 着されている。n型Al_{0.05}Ga_{0.95}Nコンタクト層に はn側電極120(Ti 0.05/Pt 0.05μ m/Au 1.0μmまたはAl 1.0μm)が被着 されている。

【0036】次に、本実施例の半導体レーザの製造方法 について説明する。各半導体層は、減圧MOCVD装置 により形成することができる。まず、基板11をヒータ を兼ねたサセプタ上に載置する。ガス導入管から高純度 水素を毎分201(リッター)程度導入して反応管内の 大気を置換する。次いで、ガス排気口をロータリポンプ に接続して反応管内を減圧し、内部の圧力を50~15 Otorrの範囲に設定する。サファイア基板 11上に A1Nバッファ層を成長する場合には、まず、基板11 を水素中で加熱してその表面を清浄化する。ついで、1 050~1250℃の基板温度でH2ガスの一部をNH 3 ガスに切り替えると共に、A1(アルミニウム)の原 料として例えばAI(CH₃)₃ あるいはAI(C 2H₅) 3 などの有機金属を導入して第1の単結晶AIN バッファ層12を5nmから50nmの層厚に堆積す る。

【0037】ついで、基板温度を $1250\sim1350$ ℃ に昇温し、第2のバッファ層13としてA1N層を0.1 μ mから 5μ m成長し表面を平坦化する。その後、場合によっては、成長を中断してアニールを行い、残留歪みを緩和させることも有効である。

【0038】ここで、第1のAINバッファ層12の結晶方位をそろえるためにはV族原料とIII族原料の供給比の制御が重要であり、ピットのない高品質膜の成長にはV/III比を0.7~50の範囲内とすることが必要であり、十分に良好な品質を再現性よく得るにはV/II

I 比を1.2~4.0の範囲内に制御することが望ましい。後述するSiC基板上に成長する場合にも、第1のAINバッファ層12を設けることにより、より均一な成長が得られる。一方、第2のバッファ層13の成長に際しては、V/III比を数100以上と高い比率にする。さらに、第2のバッファ層の上に成長する各層の成長に際してもV/III比を数100以上と高い比率にすることが望ましい。

【0039】第2のバッファ層13を成長させた後、基 板温度を再び1100~1200℃に低下させて、ダブ ルヘテロ構造部を成長する。III族の原料としては、有 機金属Ga化合物たとえばGa(CH_3) $_3$ あるいはGa (C₂H₅)₃、有機金属In化合物たとえばIn (C H_3) $_3$ あるいは $In(C_2H_5)_3$ 、ドーピング用原料 としてはn型用としてSi水素化物たとえばSiH。あ るいは有機金属Si化合物たとえばSi(CH₃)。、 p型用として有機金属Mg化合物たとえばCp。Mg (シクロペンタジエニルマグネシウム) またはm-Cp , Mgを使用する。p型ドーパントの活性化率をあげる ためには成長層中に混入した水素を除去するために80 0℃程度の熱処理が必要とされてきたが、本発明の方法 では、第1のバッファ層12以外の各層を大きなV/II I 比下で成長することによりN原子空孔を抑制すること ができ水素による不活性化を本質的に解消することがで きる。さらに、従来は必要とされていた熱処理に起因す る結晶品質の劣化も避けることができる。

【0040】本実施例においては、反応性イオンエッチングにてメサ部を形成した後、Al_{0.2} Ga_{0.8} N電流阻止層39を再成長し、p型GaN中間コンタクト層3 8が露出するまで研磨する。さらに、p型GaN (Mgドープ、9×10¹⁹ c m⁻³、0.5 μm) コンタクト層 40を成長することにより作成される。

【0041】p型GaN中間コンタクト層38はメサ加工後の再成長時に表面を保護する役割を果たしており、クラッド層との界面は必要に応じて組成変化を緩やかにして通電抵抗の低減を計っている。また、格子緩和層31はバッファ層と素子構造との間の格子不整による歪みを補正するためのものであるが、格子不整合が小さい時には無くてもよい。

【0042】本実施例によれば、独特の構成を有する第1のバッファ層12と第2のバッファ層13とを設けることにより、その上に成長する素子構造の品質を従来よりも大幅に改善することができる。すなわち、これらのバッファ層を設けることにより、素子構造を構成する各半導体層を従来よりも高いV/III比で成長しても異常成長が生じなくなった。その結果として、半導体素子を構成する各半導体層の結晶性を従来よりも大幅に改善することができた。

【0043】具体的には、活性層35の発光効率を従来の約10倍に高めることができた。同時にp型コンタク

ト層40の結晶性が改善され、高濃度のドーピングが可能となり、p側の抵抗を低下することができた。これらの結果として、従来のレーザと比較して、しきい値や動作電流が低下し、また、p側での発熱量が低下したために、素子の温度特性が改善され、素子の寿命も伸びた。

【0044】さらに、本発明のよれば、半導体レーザの 放熱も改善することができる。すなわち、従来、六方晶 の窒化物半導体の半導体レーザにおいては動作電流が高 く、電圧も高いために発熱量が大きいという問題があっ た。また、これらの半導体レーザは通常はサファイア基 板の上に形成されるが、基板の熱抵抗が高いために、放 熱が問題となっていた。さらに、サファイアは絶縁体で あるために、GaAsやInPを基板とした半導体レー ザで採用されているような、基板と反対側をヒートシン ク(放熱器)にアップサイドダウンにマウントする方法 も採用することが困難であった。これに対して、本発明 によれば、バッファ層として用いるA1Nはサファイア やGaNよりも熱伝導率が大幅に高く、ある程度の膜厚 のA1Nバッファ層を基板と素子構造体との間に挿入す ることにより放熱特性を大幅に改善できる。ストライプ 幅が2~3.5ミクロンの場合を例に挙げると、A1N 膜厚は1ミクロン以上で熱抵抗の低減の効果が得られ、 2ミクロン以上で顕著となる。しかし、5ミクロン以上 とすると、「そり」が生じ、10ミクロン以上では高密 度のひび割れが生ずる傾向がみられた。また、A1Nの 上に形成するn側電極形成用のn型GaN層は、通常は 欠陥低減のために3ミクロン以上の厚さに形成する必要 があるが、本発明によれば、高品質のAINバッファ層 の上に形成するので、このような厚膜とする必要がな く、1~2ミクロン程度と薄膜化することができる。

【0045】なお、本実施例においでは、バッファ層1…2、13としてはA1N層を用いたが、この代わりにA1組成が80%以上のA1GaNを用いてもよく、同様の効果を期待できる。しかし、この場合はA1Nと比較して表面の平坦性が劣化する傾向がある。

【0046】図6は、本発明の第2の実施例にかかる半導体レーザダイオードを表す概略断面図である。本実施例は、前述の第1実施例と類似した構成を有するので、同一の部分には同一の符号を付して詳細な説明は省略する。

【0047】本実施例の特徴は、活性層35'としてGaN層を用いている点と、中間コンタクト層38にp側電極110を直接接触させている点にある。

【0048】本発明によれば、第1のバッファ層12と第2のバッファ層13とを設けることにより、素子構造の結晶性を大幅に改善することができるので、従来困難とされていた高品質のGaNを活性層として用いることが可能となる。その結果として、従来は困難であった短波長領域での高効率の発光を実現することができる。

【0049】また、同様に、中間コンタクト層39の結

晶性も従来よりも大幅に改善することができるので、その上にコンタクト層を設けることなく、p側電極110 を接触させて十分に低い接触抵抗を実現することができる。

【0050】図7は、本発明の第3の実施例にかかる半 導体レーザを表す概略断面図である。

【0051】また、図8は、本発明の第4の実施例にかかる半導体レーザを表す概略断面図である。これらの実施例は、基板としてSiC(炭化シリコン)基板11'の(111)Si面の上にバッファ層12をはじめとする各層を形成した例である。それぞれの素子構造は、図5、図6に関して前述した第1実施例と第2実施例と同様であるので、同様の部分には同一の符号を付して詳細な説明は省略する。

【0052】これらの実施例においても、第1バッファ層12と第2バッファ層13をそれぞれ設けたことにより、活性層35やコンタクト層の結晶性を改善し、第1実施例や第2実施例に関して前述したのと同様に、発光効率の向上やしきい値の低下などの種々の効果を得ることができる。

【0053】図9は、本発明の第5の実施例にかかる発 光ダイオードを表す概略断面図である。すなわち、同図 の発光ダイオードは、サファイア基板 1 1 の c 面上に第 1のバッファ層12としてAIN層(炭素濃度1×10 ¹⁹ c m⁻³ ~1×10²⁰ c m⁻³ 、層厚10 n m~500 nm)、n型A1_{0.05}Ga_{0.95}Nコンタクト層51(S i, SeまたはSドープ、不純物濃度2×1018~3× 10¹⁸cm⁻³、層厚1~5μm)、n型Al_{0.3} Ga 0.9 Nクラッド層53 (Si, SeまたはSドープ、5 $\times 10^{17} \sim 3 \times 10^{18} \,\mathrm{cm}^{-3}$, 0.3 ~ 1 .2 μ m), Ga₁₋×I n×N活性層54 (1~10 nm); p型A-----1_{0.1} Gao. § Nクラッド層55 (Mgドープ、5×1==== $0^{18} \sim 1 \times 10^{20} \, \text{cm}^{-3}$ 、 $0.3 \sim 0.7 \, \mu \, \text{m}$)、p型 GaN (MgF- \mathcal{T} , 9×10¹⁹ cm⁻³, 0.5 μ m) コンタクト層55が堆積され、p側電極160として1 TO (indium tim oxide:酸化インジウムすず)が堆積 され、n側電極170として、Ti 0.05/Pt O. 05μmの積層膜が堆積されている。ここで、p側 電極160としては、金(Au)やニッケル(Ni)な どの金属を透光性を確保できるように薄く堆積しても良

【0054】また、p側電極160とn側電極170には、それぞれ金(Au)のボンディング・パッド180、190が接続されている。さらに、素子の表面は、酸化シリコンや窒化シリコンなどの保護膜200により

【0055】本実施例の発光ダイオードは、面発光型の 素子であり、活性層53から放出された光は、p側電極 160を介して外部に取り出すことができる。

【0056】一般に、発光ダイオードの場合には、前述

した半導体レーザと比較すると、活性層をはじめとする各層の結晶性に対する許容度は緩やかである場合が多い。従って、本実施例のように、第1のバッファ層12の上に素子構造を直接形成しても従来と比較して十分に良好な特性を得ることが可能である。つまり、本実施例によれば、第1のバッファ層12として前述した各実施例と同様のものを用いることにより、その上に形成する各半導体層の結晶性を十分に良好なものとすることができる。その結果として、前述した各実施例と同様に発光効率が改善され、動作電圧や動作電流が低下し、素子の寿命も伸ばすことができる。

. 1

【0057】さらに、従来は、高い効率で発光させることが困難であった、窒化ガリウム(GaN)を活性層53に用いて、高い効率で発光させることが可能となる。その結果として、従来よりも短い発光波長が得られ、この短波長の発光を図示しない蛍光体により波長変換すれば、可視光領域から赤外光の波長領域に渡って、適宜選択した任意の波長の光を取り出すことができる。

【0058】図10は、本発明の第6の実施例にかかる電子素子を表す概略断面図である。同図の電子素子は、サファイア基板上にエピタキシャル成長したSiC層を利用した電界効果トランジスタである。すなわち、サファイア基板11の上に、第1のバッファ層12としてA1N層(炭素濃度 $1\times10^{19}\,\mathrm{cm}^{-3}\sim1\times10^{20}\,\mathrm{cm}^{-3}$ 、層厚 $10\,\mathrm{nm}\sim500\,\mathrm{nm}$)、第2のバッファ層13としてA1N単結晶層(炭素濃度 $5\times10^{17}\,\mathrm{cm}^{-3}\sim5\times10^{18}\,\mathrm{cm}^{-3}$ 、 $0.1\sim10.0\,\mu\mathrm{m}$)、SiC層41が形成され、その上に n 型SiC(窒素ドープ)層41が形成されている。さらに、ゲート電極130としてTi(チタン)とアルミニウム(A1)の積層構造が堆積され、また、ソース電極140とドレイン電極150としてそれぞれニッケル(Ni)が堆積されている。

【0059】従来は、エピタキシャル成長したSiC層においては、「マイクロパイプ」と呼ばれる穴が存在し、高性能の半導体素子が得られないという問題があった。これに対して、本発明によれば、独特のバッファ層12、13を設けた結果として、SiCエピタキシャル層にマイクロパイプは発生せず、良好な特性を有する電界効果トランジスタを得ることができた。また、本発明によれば、バッファ層12、13の材料として絶縁体のA1Nを用いることにより、電界効果トランジスタの寄生容量を低下させ、容易に高性能が達成できる。

【0060】なお、本実施例においてSiC 層を成長する場合には、Co 原料としてプロパンガスを毎分10c c 程度、Si 原料として SiH_4 ガスを毎分3c c 程度 導入し、さらにn 型のドーパントであるN (窒素) の原料として NH_3 ガスを添加することにより、n 型SiC 層を成長することができる。

【0061】以上、具体例を参照しつつ本発明の実施の

形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。例えば、基板として用いることができるものは前述したサファイアやSiCiR定されず、その他にも、例えば、スピネル、MgO、 $ScAlMgO_4$ 、 $LaSrGaO_4$ 、(LaSr) (AlTa) O_3 などの絶縁性基板や、Si、GaAs、GaN などの導電性基板も同様に用いてそれぞれの効果を得ることができる。ここで、 $ScAlMgO_4$ 基板の場合には、(0001) 面、(LaSr) (AlTa) O_3 基板の場合には(111) 面を用いることが望ましい。【0062】また、半導体素子の構造もその用途に応じて適宜選択変更することが可能であり、そのような場合においても本発明を同様に適用して同様の効果を得ることができる。

[0063]

【発明の効果】本発明によれば、基板上に高炭素濃度を有する第1のバッファ層と第2の高純度バッファ層とを形成し、窒化物半導体やSiC層を成長することにより、低欠陥化がはかれ、ひび割れの発生が抑制されるとともに、アクセプタ活性化率や発光層の発光効率の向上がはかれ半導体レーザなどの特性が向上する。

【0064】さらに、高いV/III比で素子構造を成長させても異常成長が生ずることが無くなり、従来よりも高品質の結晶を容易に得ることができる。

【図面の簡単な説明】

【図1】本発明の半導体素子を概念的に説明する要部概略断面図である。

【図2】良好な結果が得られたウェーハにおいて二次イオン質量分析法により得られた不純物濃度プロファイル図である。

【図3】高濃度炭素含有層すなわち第1のバッファ層の 炭素濃度とバッファ層の表面に観察されるピット密度と の関係を表すグラフ図である。

【図4】高濃度炭素含有層すなわち第1のバッファ層の 層厚とA1Nバッファ層表面で観測されるピット密度と の関係を表すグラフ図である。

【図5】本発明による青色レーザダイオードを表す概略 断面図である。

【図6】本発明の第2の実施例にかかる半導体レーザダイオードを表す概略断面図である。

【図7】本発明の第3の実施例にかかる半導体レーザを 表す概略断面図である。

【図8】本発明の第4の実施例にかかる半導体レーザを 表す概略断面図である。


【図9】本発明の第5の実施例にかかる発光ダイオード を表す概略断面図である。

【図10】本発明の第6の実施例にかかる電子案子を表 す概略断面図である。

【符号の説明】

11、11' 基板

(8) 開2000-31588 (P2000-31588A)



- 13 第2のバッファ層
- 14、21 索子構造体
- 31 格子緩和層
- 32、51 コンタクト層
- 33、52 クラッド層
- 34 ガイド層
- 35、53 活性層
- 36 ガイド層

37、54 クラッド層

38 中間コンタクト層

39 電流阻止層

40、55 コンタクト層

41 SiC層


110~170 電極


180、190 電極パッド

200 保護膜


【図1】

I EU T







∵∵ 【図4】




【図2】



【図3】





フロントページの続き

F ターム(参考) 5F041 AA03 AA11 AA43 CA22 CA33 CA34 CA57 CA58 5F073 CA17 CB04 CB05 CB08 CB19 EA28 EA29